برق 23. مباحث جدید زیرآستانه ای در فناوری CMOS 65 نانومتری

خرید این محصول

» :: صفت 23. گفتگوها جدید زیرآستانه ای باب فناوری CMOS 65 نانومتری

مباحث جدید زیرآستانه ای در فناوری CMOS 65 نانومتری

چکیده

در این مقاله، در مناسبت چالشهای جوراجور کار در ناحیه زیرآستانه ای  در مدارهای با فناوری CMOS 65 نانومتر، بحث می شود. مدارهای گوناگونی از بهر یافتن بهترین بزک در ناحیه کاری زیرآستانه ای مورد بررسی قرار می گیرد و در کار با ولتاژهای تغذیه بسیار پایین شبیه سازی می گردد. از بهر پشتیبانی از مباحث تئوری انجام شده، آرایشهای گوناگون مداری مورد آزمایش و شبیه سازی قرار می گیرد. جهت های الوان مدارهای فلیپ فلاپ با جزییات تشریح می شود تا بهترین توپولوژی برای استفاده در ولتاژهای تغذیه بسیار پایین و کاربردهای بسیار کم توان بررسی شود. نتایج تالی سازی نشان باده دهد مصرف توان در مدارهای پیشنهادی این مقاله، مقایسه با دیگر فلیپ فلاپ ها حداقل 23% کاهش می یابد. همچنین دوران جاده اندازی  و زمان نگهداری  نیز بهبود می یابد.

خرید این محصول