برق 113. LECTOR: روشی برای کاهش نشتی در مدارات CMOS

خرید این محصول

» :: برق 113. LECTOR: روشی برای کاهش نشتی باب مدارات CMOS

LECTOR: روشی برای افت نشتی در مدارات CMOS

چکیده___در مدارات سیموس،کاهش ولتاژ آستان به دلیل مقیاس بندی ولتاژ،منتهی به سمت جریان نشتی زیرآستانه و در نتیجه تلفات توان ایستا (استاتیک) می شود. باب اینجا ضمیر اول شخص جمع روشی تازه به نام LECTOR برای طراحی گیت های سیموس که به  طور قابل توجهی جریان نشتی را بدون افزایش تلفات توان پویا (دینامیک) کاهش می دهد، ارایه می کنیم. باب روش اعلام شده ما،دو ترنزیستور کنترل نشتی (یکی نوع n و دیگری نوع p) در درون دروازه های منطقی که ترمینال گیت هر ترانزیستور کنترل نشتی (LCT) توسط منبع گیت دیگر کنترل می شود را معرفی می کنیم. در این آرایش،یکی از LCTها (منظور ترانزیستورهای کنترل نشتی) پیوسته به ازای تمام ترکیب ورودی،نزدیک به ولتاژ قطع می باشد. این مقاومت مسیر Vdd به سمت گراند را کاهش داده،که این کشیده به کاهش چشمگیر جریان نشتی می شود. نت لیست سطح-گیت دوایر فرضی موازی باخط استوا داده شده،نخست به یک پیاده سازی گیت پیچیده ی CMOS استاتیک تبادل شده،و سپس LCTها به منظور دستیابی به یک مدار کنترل نشتی معرفی می شوند. ویژگی قابل توجه LECTOR این است که باب هر دو حالت پرکار و غیرفعال مدار،فعال می باشد که این منجر به کاهش نشتی بهتری نسبت به روش های دیگر می شود. همچنین،روش ارایه شده، دارای محدودیت های کمتری انتساب به دیگر روش های موجود برای کاهش نشتی دارد. نتایج آزمایشی نشان دهنده ی یک افت نشتی متوسط 79. 4 درصدی را از بهر مدارات محک(بنچ مارک) MCNC’91 آرم می دهند.

خرید این محصول